韬定律 – 近思之

“韬定律”（τ定律）是华为于2026年5月25日在IEEE ISCAS国际电路与系统研讨会上由半导体业务部总裁何庭波正式提出的半导体性能演进新范式，核心主张以“时间缩微”替代“几何缩微”，用系统性压缩信号传播时延（特征时间常数τ）替代单纯依赖晶体管尺寸缩小来提升算力。

– 提出背景：摩尔定律（几何缩微）逼近物理与经济极限（如2nm以下制程面临量子隧穿、成本飙升、EUV光刻受限），华为基于过去六年381款量产芯片的工程实践，提出以“时间常数τ”（希腊字母tau，音译“韬”）为统一优化目标，覆盖器件、电路、芯片到系统十二个数量级的计算栈。

– 核心思想：不再唯“制程纳米数”论，转而通过逻辑折叠（LogicFolding）、3D堆叠、软硬协同、灵衢总线等技术，在成熟制程（如14nm/28nm）基础上压缩信号路径延迟，实现等效更高晶体管密度与能效。例如，麒麟2026芯片采用双层逻辑折叠后，晶体管密度提升55%、能效提升41%。

– 技术路径：分四层协同优化——器件层（降低RC延迟）、电路层（逻辑折叠立体走线）、芯片层（异构集成与缓存架构）、系统层（统一内存语义与高速互连），目标是到2031年高端芯片等效1.4nm制程水平，而非依赖EUV光刻。

– 与摩尔定律区别：摩尔定律以空间缩微（单位面积晶体管数翻倍）为尺度；韬定律以时间缩微（端到端计算延迟τ降低）为尺度，强调全栈协同而非单一制程突破。

– 产业意义：被视作中国首次主导的半导体演进原则，旨在绕开先进制程“卡脖子”，推动先进封装、EDA、Chiplet、3D集成等环节自主发展。英伟达CEO黄仁勋称其对台积电“不是威胁”，因后者亦布局3D封装；业界认为其属工程指导框架（非物理定律如欧姆定律），尚需生态验证。

– 当前状态：已提交论文《A Time Scaling Theory for Multi-Layer Electronic Systems》至中科院预印本平台；首款完整落地产品为2026年秋季发布的麒麟2026芯片；华为强调其开放合作，呼吁全球共同完善“τ缩放”范式。

需注意：“韬定律”并非基础物理定律，而是面向后摩尔时代的系统级工程方法论，其长期有效性取决于逻辑折叠量产可行性、跨层协同效率及生态适配度，目前仍处早期产业化阶段。